IPs 介绍

格兰菲构建了覆盖 3D Graphics、2D、GPGPU、张量计算、视频编解码及后处理、显示处理（PHY & Controller）、片上网络与数据压缩 等领域的完整 IP 体系，为图形渲染、通用计算、AI 加速、视频处理、显示输出与 SoC 集成提供核心能力支撑。

各类 IP 可独立部署，也可根据芯片架构、产品形态与应用场景进行灵活组合和一体化集成，帮助客户在不同芯片平台中实现高效适配、快速集成与差异化设计。

基于自研可控的底层硬件架构、系统调度与资源管理能力，格兰菲在 IP 体系内部统一数据格式、布局规范与通信协议，并融合一致的压缩机制与安全策略。通过架构级协同优化，IP 之间的数据流转、通信路径与资源调度得以高效贯通，从系统层面持续提升带宽利用率与数据交换效率，降低运行开销与集成复杂度。

依托持续演进的软硬件协同能力，格兰菲为客户提供定制化 IP 与可扩展的芯片级解决方案，助力产品在性能、功耗与面积等关键指标上实现更优平衡。

可配置 GPGPU & Matrix

通用计算・矩阵计算・高带宽内存・AI 生态

面向通用计算与 AI 推理 / 训练的可配置 GPGPU IP 平台，集成 SIMT 架构、Matrix Core 与 Matrix Fabric Memory，提供强大算力、灵活配置与完整软件生态，助力客户快速构建高性能计算平台。

SIMT 架构

可选 SFU / VLIW / 适时多发射等架构特性

Matrix Core

完全可配置，支持多种数据格式

Matrix Fabric Memory

高带宽矩阵数据搬运与累加缓存优化

节能设计

局部可增配后台常驻节能设计

应用场景

高清显示设备
多媒体处理芯片
视频输出 · 接收场景
云游戏 · 云桌面 · 会议系统

HUCA 软件栈生态

支持 ONNX、Llama、PyTorch、Caffe、TensorFlow
等主流框架与模型格式

驱动 AI 算子库 模型转换工具链 编译器 深度学习 框架适配 部署管理平台 运行时 LLM 训练 与推理引擎

Polyhedral Model 多面体模型

Find a linear "time" function

T(i,j) = c0 + c1j

with c · d > 0 for every d ∈ D.

All dependences go "forward in time".

Parallelism = all points on the same hyperplane.

Wavefronts advance with increasing k.

Matrix Fabric Memory

(可配置)

Configurable capacity, optimized for Matrix Core accumulator buffering and high-bandwidth matrix data movement.

计算核心配置

FP32 ALU 核心数

1 Core = 2 FLOPs /cycle

Matrix Core 性能

INT8 OPS /cycle

缓存配置

(可配置)

1/2 MB 1 MB 2 MB 4 MB+ 8 MB+

精度与数据格式支持

(可配置)

INT8 INT16 FP4 FP8 FP16 BF16 TF32